智能架构决策
在赛灵思处理解决方案副总裁 Vidya Rajagopalan 的领导下，Zynq-7000 EPP 设计团队专门针对这类新器件而推出了一款设计精良的架构。除了选择应用广泛且倍受欢迎的 ARM 处理器系统以外，设计团队的一个重要架构决策是在处理系统和可编程逻辑之间广泛使用高带宽 AMBA® 高级扩展接口(AXI™)互联。这样一来便能够以较低的功耗支持 ARM 双核 Cortex-A9 MPCore 处理子系统和可编程逻辑之间的多千兆位数据传输，进而消除了控制、数据、I/O 和内存所面临的性能瓶颈。
实际上，赛灵思一直与 ARM 保持紧密合作，力求让 ARM 架构更加适合于 FPGA 应用。Rajagopalan 称：“AXI4 拥有存储器访问版本和流数据访问版本。赛灵思推动着 ARM 的流定义，因为人们针对应用而开发的许多 IP (例如高带宽视频)均为流 IP。ARM 的产品没有这种流接口，因此他们选择与我们合作。”
Getman 称这款架构的另一个主要方面是赛灵思将一组有益的标准接口 IP 硬化到 Zynq-7000 EPP 芯片中。他说：“我们尽量选择应用更广泛的外设，例如 USB、以太网、SDIO、UART、SPI、I2C 和 GPIO 都是标准配置。但有一个例外，那就是我们还向该器件添加了 CAN。CAN 属于稍专业化的硬化核心之一，但它在以下两个主要目标市场中应用广泛：工业和汽车业。将其硬化在器件中只是 Zynq-7000 EPP 的又一个卖点。
在内存方面，Zynq-7000 器件提供了多达 512 KB 的二级缓存，由两个处理器共享。Getman 说：“Zynq-7000 EPP 器件具有 256 KB 的高速暂存区，这是处理器和 FPGA 都可以访问的共享内存。”
一个单独的多标准 DDR 控制器可支持三种类型的双倍数据速率内存。 Rajagopalan 表示：“大多数 ASSP 的目标是特定细分市场，而我们的目标是 LP DDR2、DDR2 和 DDR3，因此用户可以根据自身需求在功率和性能之间做出权衡。这是一种多标准 DDR 控制器，而我们是最早提供类似控制器的公司之一。”
Zynq-7000 EPP 不仅是一种新器件，也是赛灵思的最新设计平台， 它与开发板、软件、IP 和文档一起提供，可以帮助客户迅速上手和运行。此外，赛灵思还将在未来几年中不断推出针对特定垂直市场和特定应用的 Zynq-7000 EPP 设计平台(包括板卡或子卡、IP 和文档)，以帮助设计团队加快产品上市速度(请参阅《Xcell 期刊》第 68 期封面故事，http://www.xilinx.com/pub-lications/archives/xcell/Xcell68.pdf)。
赛灵思联盟计划成员和 ARM 联盟也将为客户提供丰富的 Zynq-7000 EPP 资源，包括主流操作系统、调试程序、IP、参考设计及其它学习和开发资料等。
除了创造出色的芯片和配套工具，赛灵思还为 Zynq-7000 EPP 精心提供了简单易用的设计和编程流程。
